AMD CTO谈7nm及产品线：想尽快用上EUV

http://www.moepc.net/?post=2540

  ??AMD是首批采用7nm的芯片设计商之一，CTO Papermaster说。他要求加速晶圆级扇出封装，EDA软件使用更多的并行化。

为了为7nm做好准备，“我们在晶元厂和设计队伍上投入了双倍努力…这是近几代里最困难的一次”，可能上次还要追溯到引入铜互联的时候，Papermaster说。

7nm制程需要“新的CAD工具、改变构建芯片以及连接晶体管的方式?? 不同的实施方式、工具还有所需的IT支持，”他说。

AMD Zen 2和Zen 3都会基于7nm制程。“7nm会用很久，就像28nm…当你用长期制程的时候，设计队伍就可以集中在微架构和系统解决方案上，而不需要为新制程重新设计标准单元，”Papermaster说。

现在AMD的CPU和GPU都是用14/16nm制程，使用了双重图案化和FinFET晶体管。

Papermaster在AMD将近6年，之前他曾在IBM 26年，也在Cisco和苹果短暂呆过

“我们与晶圆厂和EDA业界的合作深化了。7nm节点需要更深的合作，因为在关键层会用到四重图案化，在设计队伍之间需要几乎完美的沟通。”

他估计晶圆厂会在2019年开始使用EUV光刻，以减少四重图案化的使用。EUV“可以显著降低总体光罩数，降低成本并缩短新设计的周期，”

“晶圆厂引入EUV的速度不一，但…我呼吁他们尽快，”

目前AMD用GF，也就是之前自己的晶圆厂生产CPU和GPU，用台积电生产部分GPU和APU。“他们在7nm上都很激进，这对业界是利好。和Intel之间的差距缩小了，7nm正是人们预测并将见到的关键节点。”他说。

AMD和对手NV最新的GPU都用上了2.5D封装，把堆叠显存和GPU放在一块用更快的中介层连接，但成本依然很高。

同时苹果和其他厂商将移动设备用的处理器和内存用晶圆级扇出封装在一起，被称为2.1-D技术，目前还不适合性能更高的桌面及服务器处理器，但两到三年内可能有合适的版本，Papermaster估计。

“呼吁的目的是降低晶圆级扇出及开发中的类似技术的成本。有很好的样品，但没普及，现在量也不够大，而且成本还没降到理想的位置，”他说。

Amkor，Shinko Electric以及其他封装供应商有正在开发的2.1-D技术。Intel也有称为EMIB的类似技术，用于连接服务器处理器和FPGA。同时ASIC厂商正准备用2.5D堆叠，产量上去了成本也会降低。

EUV在晶体管密度增长、成本不断降低而光罩成本上升、频率无法提升的后摩尔定律时代至关重要。怎样把各种方案组起来才是保持发展步伐的关键。

软件方面“我向EDA业界呼吁…在利用多核和并行化上投入加倍的努力….7nm需要的处理性能更高…他们对算法的优化也需要利用到CPU技术，而这正是他们帮助我们制造的东西，” 他说，提到了32核的EPYC。

“光罩数据的后处理是并行化的，这里进展良好。期待能拓展到物理设计和验证方面，这里我们花费了大量资源，”他说。同时AMD“使用模拟来加速验证，同时也结合了软硬件的联合验证，”他补充道。

这是AMD尝试超过自己的能力，同时竞争Intel和NVIDIA的许多手段之一。

“在我们转变的时候，我们不能在单个问题上浪费太多人力，所以我们的设计更模块化，能在CPU、GPU和定制芯片中重复利用…虽然随着FinFET的使用设计和验证复杂度都上升了，我们保证甚至缩短了首批晶片到流片所需的时间，”他说。

“众所周知AMD的团队有很高的才能。现在我们必须团结起来打造好的产品，没有内耗的余地，”他说。

http://www.moepc.net/?post=2540

原文：Rick Merritt, Silicon Valley Bureau Chief, EE Times 

http://eetimes.com/document.asp?doc_id=1332049

MOEPC.NET编译，转载请注明出处。