Intel 发表基于现有集显架构的独立GPU原型，14nm制程，着重省电【ISSCC 2018】

本文地址：http://www.moepc.net/?post=4381

Intel的GPU研发之一

Intel在ISSCC 2018上发表了独立GPU的原型。

Intel从AMD挖来RTG头头Raja Koduri，任其为核心与视觉计算集团首席架构师兼高级副总裁。有人认为这个戏剧性的转移标志着Intel将进入独立GPU市场。恰巧在这时，Intel在美国旧金山的ISSCC（IEEE国际固态电路会议）上发表了一款独立GPU的原型。

不过，这次的原型还没达到能上市的水平，仅仅是个用来技术验证的GPU罢了。它基于现有Intel集显架构，搭配IVR（Integrated Voltage Regulator）来验证功耗和性能控制技术。

过去，Intel也有过类似的低功耗验证GPU原型：2014年在ISSCC上发布的22nm 原型芯片（5.7 A Graphics Execution Core in 22nm CMOS Featuring Adaptive Clocking, Selective Boosting and State-Retentive Sleep」S. B. Nasir, et al., ISSCC 2014）。尽管如此，这款原型GPU具有完整的功能，做成产品也不是不可能的。

本文地址：http://www.moepc.net/?post=4381

这块原型的架构为最新的Intel Gen.9，原原本本的Intel集显。不过采用的是Gen.9 LP，也就是Atom所用的低功耗集显，与桌面版的标准单元库不同。

制程是Intel 14nm，10金属层（布线）。芯片面积为64mm2(8×8），15亿晶体管。工作频率和电压范围从50 MHz / 0.51 V到400 MHz / 1.2 V。晶体管这么多的原因是配备了大量的SRAM。

Intel推出基于现有集显架构的新设计

Intel的GPU核心由称为“EU（执行单元）”的向量核心组成。一个EU有2个4-way 向量单元。FP32单元为4-way、128-bit。EU由2个向量单元、7线程通用寄存器（GRF）、取指以及分支单元组成。

原型GPU中每个SS（Sub-Slice）里放了6个EU。除了EU之外，还有取样器（纹理单元），L1 / L2缓存，线程调度器，数据端口等。

原型GPU里由3个SS构成1个Slice，Slice拥有GPU的完整功能，包含显示固定功能管线、Command streamer和L3缓存等。图中可以看到编号SS0到SS2的3个EU，不过其中只有两个 – SS1和SS2是新的设计。

Intel Gen.9 GPU架构

也就是说这颗GPU共有1个Slice，3个SS，共计18个EU。向量单元中有144个 FP32 ALU。现在低端桌面CPU所用的GT1为96个，GT3e 384个，曾经的GT4e则达到576个。

144个低频【400MHz】Gen.9 LP EU，性能也就比较低端。而且通常集显会集成视频之类的多媒体解码/编码单元，这次却没提到。

在ISSCC上发表的这颗GPU不仅包括GPU核心，还搭载了包含控制和I/O的System Agent（SA）。内存接口在主机那边，出于这个原因，System Agent也配有4MB的大容量页面缓存。到主机是通过FPGA桥接的。光看这么个配置就知道它只是个验证用的原型了。

利用IVR进行细微的电压/频率控制

Intel这次的验证芯片主要特点是使用IVR进行细粒度的V / F（电压/频率）控制和功率门控。传统上，GPU的V/F控制和省电功能都要比CPU弱。因为普遍认为，传统的图形负载不是短时间的高负载就是非常轻度的负载，GPU厂商也就没在功耗控制投入太多。

然而，Intel验证称，通过在GPU内核中引入细粒度功率控制，可以在不同条件下改善能效。利用Intel CPU上优秀的功耗控制技术，改进后整合进GPU核心。如果在GPU上以粒细度运行各种任务，这种功耗控制应该会更有效。

其基本思想是，把GPU分为为一块块的小块，来以细粒度控制频率和电压，使得必要的模块以最佳的频率和功耗运行。与此同时，片上集成的IVR实现了高速电压切换。将空闲模块的电压降低至保持电压(Vret, 勉强足够保存SRAM数据的临界点 )，降低漏电电流。功耗门限（PG）则是通过可靠性更高的唤醒机制 – GPU内部各处的PG Driver来控制。

本文地址：http://www.moepc.net/?post=4381

IVR的引入使得对每个单元的电压控制成为可能

传统的Intel集显设计是：整个GPU由单个电压（Vgpu）的IVR供电。相比之下新设计中，GPU中计算单元EU以及其他单元由各自独立的电压和IVR供电。

以前的架构里，当遇到计算密集型任务时，EU的负载会增加，从而导致整个GPU电压升高，同时时钟用PLL re-lock切换至高频率。当然除EU以外的其他单元也被提到和EU同样的电压、频率，导致GPU整体功耗上升。

老架构的V/F控制

如果EU和其他单元的频率和电压控制分开，就能够更加灵活。此时只有EU的电压会升高，频率提升至正常的两倍。通过单独配置高响应度的IVR，可以在短时间内提高电压。

新架构的V/F控制

本文地址：http://www.moepc.net/?post=4381

另外把频率切换到原来的2倍就不需要PLL re-lock了。Intel称之为“EU Turbo” – 加速时为默认的两倍频率，一般情况下则为加速的一半频率。可以根据负载快速改变电压/频率。

EU的CLK 2x

相反，当EU短时间闲置时，会将EU的电压降至保持电压Vret，进入切断时钟的睡眠状态。以前的话是没法在时钟门限（Clock Gate）的同时降电压的，这次改成了独立IVR就可以尽可能的降低电压。

此外，通过为每个EU单独设置IVR，还可以调整运行最低电压Vmin的稳定程度。不仅是制程自身的稳定性，还有温度带来的波动，有了IVR就可以动态调整每个单元的Vmin，设置为各自的最低电压。

以块为单位调整Vmin

GPU内集成两种IVR

这次原型芯片所集成IVR的设计特点：混合了两种不同类型的VR。除了以前的“Switched Capacitor VR（SCVR）”以外，还配合了“Digitally Controlled Low Dropout（DLDO）”。两种类型的IVR在更大的电压范围内实现高电压转换效率。

通常运行时，当输入和输出之间的电位差很小时，使用DLDO。比如1.15V的输入电压（Vin），输出电压（Vout）约为0.785V至1.11V。细粒度控制也基于DLDO。当输出电压低至0.3V至0.7V时，使用内置MIM电容器的SCVR。此时输出相对于输入的电位变为3:2,2:1,3:1的比率。

在EU内部，SCVR被配置在6个tile中。IVR控制器则位于EU中央，DLDO PG Driver的排列类似于骨髓，延伸出EU各处的DLDO PG。据说DLDO PG有1400个以上。

对于新设计的12个EU而言，在EU负载54％的情况下，EU Turbo的性能将提升最多40％，平均37％。当EU使用率达到100％时，EU Turbo的功耗比基准降低最多32%, 平均29%。而且通过EU Turbo提升EU的运行频率，再功耗门限部分EU，可以同时实现提性能和降功耗。

虽然这次的原型GPU还没达到成品等级，不过可以看到省电控制设计的大体方向。Intel自从Haswell引入IVR，现在不光CPU，GPU核心也要引进IVR。省电控制正是Intel不为人所知的强项。

【看来和此前预测的一样，Intel对于GPU的研究在Raja跳槽前就进行了很久。

进度可能会比预想的要快。】

本文地址：http://www.moepc.net/?post=4381

via：pc.watch.impress.co.
jp

原文作者：後藤 弘茂 (Hiroshige Goto)

MOEPC.NET编译，有节选和修改，转载请保留出处。