数码科技

传三星封测跟不上,7、8nm后端工艺或将外包

芯片工艺微缩至 10 纳米以下,韩媒 etnews日前报导,据传三星电子缺乏相关封测技术,考虑把次世代 Exynos 芯片的后端工艺外包。若真是如此,将提高三星晶圆代工成本。

业界消息透露,最近三星系统 LSI 部门找上美国和中国的 OSAT(委外半导体封装测试业者),请他们开发 7、8 纳米的封装技术。据传美厂手上高通订单忙不完,未立即回覆。大陆厂商则表达了接单意愿。

倘若三星真的把封测工艺外包,将是该公司开始生产 Exynos 芯片以来首例。三星仍在考虑要自行研发或外包,预料在本月或下个月做出最后决定。

10 纳米以下的芯片封装不能采取传统的加热回焊(reflow),必须改用热压法(thermo compression),三星没有热压法封装的经验,也缺乏设备,外包厂则有相关技术。有鉴于 10 纳米以下芯片生产在即,迫于时间压力,可能会选择外包。相关人士表示,要是三星决定外包,会提高生产成本,不利三星。

去年韩国就有消息称,三星全力冲测IC封装技术,要是此一技术与上述的所说的封测相同,代表三星过去一年的研发未有突破。

台积电靠着优异的“整合扇出型”(InFO)晶圆级封装技术,独拿苹果iPhone 7的A10处理器订单。不过,三星电子不甘落后,最近与三星电机联手开发出最新IC封装科技,誓言争夺iPhone处理器订单(三星电机新推的技术也是扇出型晶圆级封装(FoWLP)的一种,不需印刷电路板就可封装芯片,未来有望争取苹果青睐。传闻三星之前就是因为该项封装技术还未完成,无法说服客户下单。

Hana Financial Investment则预期,三星最快会在2017年上半年开始量产FoWLP芯片,以台积电直到2016年第三季才开始投产的情况来看,三星2017年的投产时间应该不会太晚。该证券并指出,采纳FoWLP技术的应用处理器可让智能机的厚度减少0.3mm以上,整体运算效率可提升逾30%。


via:http://www.eet-china.com/news/article/201706091022

剧毒术士马文

留学中 Comp.Arch|RISCV|HPC|FPGA 最近沉迷明日方舟日服 联系方式请 discord 或者 weibo 私信。目前不在其他平台活动。 邮箱已更新为[email protected]。 看板娘:ほし先生♥

相关文章

发表回复

您的电子邮箱地址不会被公开。 必填项已用*标注

返回顶部按钮